Description
Verilog는 하드웨어서술언어(hardware description language 또는 HDL) 중 하나로하드웨어의 동작을 서술 또는 모델링하는데 이용된다. 본 서적은 합성 가능하고 실무에서 디지털회로 모델링에 가장 많이 쓰이는 문법 위주로 Verilog HDL 문법을 설명한다. Verilog HDL의 표준은 수 차례에 걸쳐 개정되었는데, 그 중 2005년에 개정된 IEEEStd 1364-2005에 맞춰 문법이 설명된다.본 서적에서 사용되는 Verilog 용어들은 가급적 영어로 표기를 하며, 필요한 경우한글과 병행표기한다. Verilog 표준을 포함한 수 많은 관련자료들이 영어로 되어 있는점을 고려하면 용어들을 영어로 이용하는 것은 중요하다. 다만, 한글로 Verilog HDL서적을 작성하여, 한영혼용체로 서술하게 된 점 너그러이 이해해 주시기 바랍니다. 한글로 번역이 자연스러운 용어도 영어 용어가 널리 쓰이는 경우에는 일부러 한글과 영어를 병기하였다. 한글로 번역이 어렵거나 어색한 용어들은 영어 발음을 한글로 표기하였다. 또한 명사 외에 특별한 성질이나 행위를 표현하는데 쓰이는 영어 단어의 경우,한글과 함께 병기하여 독자들이 해당 영어 단어가 Verilog 관련 영문자료에 쓰였을 때의미를 되새길 수 있도록 하였다.
VERILOG HDL 문법 & 디지털회로 모델링
$24.31